二进制解码器的类型,应用程序

基本上,解码器是一个组合逻辑电路,它将编码的输入转换为编码输出,前提是两者彼此不同。该名称解码器意味着将编码信息从一种格式转换为另一种格式。因此,输入代码通常比输出代码单词少。

数字解码器将一组数字信号转换为相应的十进制代码。在使用编码器之前,解码器也是最常用的电路。在大多数输出​​设备(如显示器,计算器显示,打印机等)中,对用户界面进行了编码数据,此信息是在信息编码后的一次。在本文中,我们将研究不同类型的二进制解码器。

二进制解码器

二进制解码器是多输入的多输出组合电路,将n个输入线的二进制代码转换为2N输出代码中的一个。当需要基于n位输入值精确激活2N输出之一时,使用这些。

下图显示了二进制解码器的一般结构,其中在N输入线处接受编码的信息,并在2N可能的输出线下产生输出。

通常,为解码器提供启用输入,以根据数据输入激活解码输出。例如,在BCD代码的情况下,0000至1001的4个位组合足以表示十进制数字0到9。

二进制解码器的框图

根据输入线的数量,二进制代码的输入可以是2位或3位或4位代码。在2N行的可用性后,它通过在收到n输入时停用(制作逻辑0)所有其他输入来激活其输出之一。

通常,输出代码中的位数超过其输入代码中的位。最常用的实用二进制解码器是2-4解码器,3-8解码器和4到16行二进制解码器。

2-4二进制解码器

在2到4个二进制解码器中,将两个输入解码为四个输出,因此由两条输入线和4个输出线组成。当其他输出保持在逻辑0时,只有一个输出处于活动状态,并且保持活跃或高的输出确定两个二进制输入A和B。

2至4个二进制解码器

下图显示了2到4解码器的真实表。对于给定的输入,如果启用输入EN为活性高(EN = 1),则输出Y0至Y3是活跃的。当两个输入A和B均为低(或A = B = 0)时,输出Y0将是有效的或高的,并且所有其他输出都将较低。

当a = 0和b = 1时,输出y1将处于活动状态,而当a = 1和b = 0时,输出y2将处于活动状态。当两个输入都高时,则输出Y3将很高。如果启用位为零,则所有输出将设置为零。在真实表下方,说明了输入和输出之间的这种关系。

2至4个二进制解码器的真相表

从上面的真实表中,我们可以获得每个输出的布尔表达

表达

这些表达式可以使用基本的逻辑门实现。因此,下面给出了2到4行解码器的逻辑电路设计,该设计通过使用和门进行实现。两个非门或逆变器提供了输入的补充。

一个通用的启用线连接到每个和栅极,因此当en = 0时,所有输出均为零,如果en = 1,则取决于输入A和B,则产生输出。每个输出代表2个输入变量的最小值之一。

2至4个二进制解码器逻辑图

也可以使用NAND门设计2到4解码器,如下图以及真实表。这是以最大术语为输出的原理构建的。要生成最小值,我们必须使用用作逆变器的NAND门。如果两个输入均为零(a = b = 0),则y0为零,如果a = 0和b = 1,则y1为1,依此类推。

因此,对于给定时间的任何输入组合,只有一个输出将很低,并且所有其他输出都将很高。这种类型的解码器以IC表格提供,因此3至8、4至16和5至32个解码器也可以取决于应用要求。

3-8解码器

在3到8解码器中,将三个输入解码为八个输出。它具有三个输入为A,B和C,以及Y0到Y7的八个输出。基于三个输入的组合,仅选择了八个输出中的一个。

2至4个二进制解码器的真相表

3至8个二进制解码器

下图显示了3到8解码器的真实表。提供了启用输入以激活解码的输出取决于输入组合A,B和C。假设如果a = b = 1和c = 0,则输出y6为1,所有其他输出为零。因此,从真实表中,Minterms表示每个输出方程,并给出

经验

3至8个二进制解码器真相表

使用上述每个输出的最小项表达式,可以使用三个非门和八个门和门来实现3至8解码器的电路。每个不是门都提供输入的补充,并且门会生成一个最小值之一。

还启用输入激活解码的输出取决于输入数据。该解码器的逻辑图如下所示。

在给定时间,对于特定输入组合,八个输出中只有一个很高,这就是为什么该解码器也称为8解码器。假设,当ABC = 011时,只有GATE 4的所有输入都高,因此Y3很高。

同样,输入处的3位二进制数在输出处转换为八位数字(相当于八倍数字系统),这就是方式。它也称为二进制解码器

3至8个二进制解码器逻辑图

也可能使用最大项表示每个输出方程。在这种情况下,反转操作是在逻辑电路中进行的,而不是带有最小项的电路。下图显示了使用NAND门的3到8线解码器的真实表。表中的每个输出都给出了最大项表示。

在给定的时间,只有一个输出很低,所有其他输出都将很高。例如,当a = b = 1和c = 0时,输出y6为零,所有其他输出均为高,如下图所示。

使用NAND大门的3至8个二进制解码器

从上表中,通过使用三个NAND大门和三个不大门设计了3到8线解码器。NOT门会生成输入的补充,而NAND门产生每个输出的最大项,如下图所示。

使用NAND门的3到8个二进制解码器逻辑图

4至16解码器

4到16解码器由4个输入和16个输出组成。与上面讨论的所有解码器相似,在此,在给定时间也只有一个输出较低,并且所有其他输出都很高(使用最大值)。

这种类型的解码器的真实表如下所示。如果该解码器的输入为1000,则输出Y8将很低,所有其他输出将为高,如图所示。对于所有输入组合,这将是如此。

4至16解码器真相表1

从上面的真实表中,可以使用4个不盖茨和16个解码的NAND门来实现4比16的解码器。为了解码4位输入的所有可能组合,需要16(24 = 16)的解码门。

重要的是要注意,所有NAND门都在该电路上实现,如图所示,会产生活跃的低输出。

由于它选择了基于特定输入组合的16个输出之一,因此这些解码器也称为16个解码器。而且其输出也代表了十六位数字系统,这种类型的解码器也被称为二进制到二十多次解码器。

4至16个解码器逻辑图

通过使用启用解码器的输入,可以将两个或多个解码器组合或级联组合产生具有更多输入位的解码器。下图给出了两个3到8线解码器的级联组合。它由四个输入A,B,C和启用E和16输出Y0至Y7组成。

输入变量之一用作启用第一个3到4解码器的输入,并且相同的输入被互补并连接为第二个解码器的启用输入。启用解码器是由最重要的输入变量决定的,其他输入变量被馈送到每个解码器。

当启用输入为零时,则在禁用另一个时启用顶部解码器。然后,顶部解码器八个输出生成0000至0111的Minterms。同样,当启用为1时,启用了下部解码器并禁用顶部。因此,底部解码器输出的生成1000至1111的最小值。

4至16解码器使用3到8解码器

解码器的应用

解码器大量用于应用程序,在这种应用中,仅在输入级别的特定组合出现的情况下,要激活的特定输出或一组输出。通常,这些输入级别由寄存器或计数器的输出提供。

当计数器或寄存器连续脉冲解码器输入时,将依次激活输出。这些输出可以用作测序信号或定时信号,以在特定时间切换设备。

二进制解码器

解码器用于获得与特定输入组合相对应的十进制数字。BCD数需要4个二进制数字来表示0至9个小数位,因此它由4个输入线组成。它由10个对应于0至9个小数位数的输出线组成。t

这种类型的解码器也称为1至10解码器。对于特定的输入组合,将激活输出,以相对于输入组合的小数等效。

地址解码器

在其许多用途中,解码器被广泛用于解码计算机存储器系统中的特定内存位置。解码器接受CPU生成的地址代码,该代码是内存中特定位置的地址位的组合。

在内存系统中,组合了几种内存IC,每个内存都有其独特的地址来区分其他内存位置。

在这种情况下,内置内存ICS电路内置的解码器用于通过解码系统地址的最重要位来响应一系列地址选择内存IC,从而选择了特定的内存位置或IC。

在更复杂的内存系统中,内存IC或芯片在多个银行中排列。当微处理器每次都想访问一个或多个字节时,必须同时或单独选择这些银行。

在这种情况下,必须激活多个解码器。为此,使用了级联的解码器,或者最常见的解码器被可编程逻辑设备替换。

指令解码器

解码器的另一个应用可以在中央处理单元的控制单元中找到。该解码器用于解码程序指令,以激活特定的控制线,以便执行CPU的ALU中的不同操作。

4个回应

  1. 谢谢!
    IM在Hutton32 JVN Cellurar Automata中设计了一些电子产品。这篇文章完全解决了我的问题,如何将数据从bin> bcd转换器输出到7段。

发表评论

您的电子邮件地址不会被公开。必需的地方已做标记*

电子豪华粉丝
<\/i>","library":""}}" data-widget_type="nav-menu.default">
Baidu
map