在本教程中，我们将了解两个重要的组合逻辑电路，称为半加法器和完整的加法电路。它们是二进制算术电路的基本构建块（执行加法，减法，乘法和分裂的电路）。让我们专注于使用Half Adder和Full Adder电路的二进制添加，其布尔表达式以及使用不同逻辑门的硬件设计。
大纲
介绍
加法器是进行数字增加的数字电路。加法器是任何CPU内部算术逻辑单元（ALU）的关键组件。可以为大多数数值表示形式构建加法器，例如二进制编码十进制（BDC），多余 - 3，灰色代码，二进制等。
在其中，二进制添加是大多数常见的加法器最常执行的任务。除了添加外，还可以在某些数字应用程序中使用加法器，例如表索引计算，地址解码等。
二元添加类似于小数添加。添加一个数字的第一个数字，如果计数超过二进制2，则将“ 1”携带到下一行。一些基本的二进制添加如下所示。
执行简单二进制添加的加法器必须具有两个输入（Agend and Addend）和两个输出（总和和携带）。执行上述任务的设备称为半加法器。完整的加法器是另一个可以添加三个数字的电路（来自数字的两个位，一个来自以前的总和的位）。
半加法器
Half Adder是一个组合电路，可以简单地添加两个单个二进制数，并产生2位数字。结果的LSB是总和（通常表示为总和或s0或∑0），而MSB是携带（通常表示为C出去）。
半加法器的框图如下所示。
在这里，“ A”和“ B”表示必须添加的两个部分，输出为“总和”和“携带”。
半加法的真相表
如果我们假设A和B是要执行添加的两个位，则可以将A，B作为输入和总和作为输出作为输出作为输出的真实表，如下所示。
| 输入 | 输出 | ||
| 一个 | b | 和 | 携带 |
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
如果您观察到真实表，则上述二进制添加的总和输出与前操作的总和相似，而随身携带的输出类似于AN和操作的输出。可以在Karnaugh地图的帮助下进行验证。
总和输出的真实表和k映射表示如下。
| 一个 | b | 和 |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
我们可以得出以下布尔的布尔表达：如下：
sum = ab+一个b
sum =a⊕b
因此，总和如下所示。
真实表和K地图简化携带如下所示。
| 一个 | b | 携带 |
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
我们可以根据以下方式得出携带的布尔表达：
携带= A B
随身携带的逻辑图如下所示。
如果a和b是半加法器的二进制输入，则计算总和s的逻辑函数为ex - 或a和b的逻辑函数，以及计算carry c and c and a和a和B的逻辑函数实施半加法器的组合电路如下所示。
众所周知，NAND和也不称为通用门，因为可以使用这两个逻辑系统实现任何逻辑系统。也可以使用它们实现半加法电路。我们知道，半加法电路具有一个前任 - 或一个门和一个门。
使用NAND大门的半加法器
为了设计半加法器，需要五个NAND门。下面显示了使用NAND大门实现半程加法的电路。
也有一个想法如何构建或不使用NAND门的门
半加法器使用或多门
为了设计一个半加法器，需要五个也不需要门。下面显示了使用Nor Gates的一半加法器的电路
半加法器的局限性
这些简单的二进制加法器之所以称为半添加器，是因为它们没有范围可以添加前面位的进位。当用作二进制添加剂时，这是对半添加剂的主要限制，尤其是在实时场景中，涉及添加多个位。为了克服此限制，开发了完整的加法器。
完整的加法器
完整的加法器是一个组合逻辑电路，在两位数数字上执行二进制添加。与一半加法器相比，完整的加法器很复杂且难以实现。
完整的加法器是用于计算三个二进制位的总和，这是该二进制位的总和，这是该和半加法器之间的主要区别。三个位中的两个与以前相同，AGEND位和B，附加位。额外的第三位是从上一个阶段携带的位，称为携带，通常由c表示在。它计算出包括进位的三个位的总和。输出携带称为随身携带，由C表示出去。
带有A，B和C的完整加法器的框图在作为输入和S，C出去如下所示如下
完整的加法器真相表
完整加法器的真实表如下所示。
| 输入 | 输出 | |||
| 一个 | b | C在 | 和 | C出去 |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |
基于真实表，布尔值适用于总和（s）（c）出去）可以使用k映射得出。
完整加法器的总和输出的k映射如下：
使用真实表和上面的k映射，可以将完整加法器的总和输出的布尔表达得出：
s =一个bC在+一个bC在+ abC在+ a b c在
从上面的布尔表达式中，我们可以说，可以使用四个3输入和门，三个非门和一个4输入或门来实现完整加法器的总和。下图显示了完整加法器的总和输出的逻辑图。
携带输出的K地图（C出去完整的加法器如下所示：
C的简化布尔方程出去是：
C出去= A B + A C在+ b c在
从上面的布尔表达式中，我们可以说，可以使用三个2输入和门以及一个3输入或门来实现完整加法器的携带输出。下图显示了进位输出的逻辑图（C出去）完整的加法器。
使用一半加法器实施全加法器
可以通过逻辑连接两个半添加器来形成完整的加法器。以下是一个框图，该图显示了使用两个半添加器的完整加法器的实现。
我们知道S和C的方程式出去早期计算的完整加法器
s =一个bC在+一个bC在+ abC在+ a b c在
C出去= A B + A C在+ b c在
我们可以按以下方式重写方程：
s =一个bC在+一个bC在+ abC在+ a b c在
= c在（（一个b+ a b） +C在（（一个b + ab）
= c在（a前b） +C在（a ex-or b）
= c在（一个⊕b） +C在（a⊕b）
因此，s = c在⊕（a⊕b）
同样，我们可以重写c出去如下：
C出去= A B + A C在+ b c在
= A B + A C在+ b c在（a +一个）
= A B + A C在+ a b c在+一个b c在
= A B（1 + C在）+ a c在+一个b c在
= A B + A C在+一个b c在
= A B + A C在（B +b） +一个b c在
= a b + a b c在+ abC在+一个b c在
= A B（1 + C在）+ c在（一个b+一个b）
= A B + C在（一个b+一个b）
= A B + C在（a ex-or b）
因此，c出去= A B + C在（a⊕b）
基于上述两个方程式，可以使用两个半添加器和一个或门实现完整的加法电路。下面显示了使用两个半添加剂的完整加法器实现。
使用Nand Gates的全加法器
如前所述，NAND门是通用门之一，可用于实现任何逻辑设计。仅使用NAND门的全加法器电路如下所示。
完整的加法器是一个简单的1位加法器。如果我们想执行n – bit添加，那么我们需要以级联连接的形式使用1位全添加剂的“ n”数量。
结论
关于半加法器和完整加法电路的完整教程。您了解了如何使用NAND和NOR GATES，FULL ADDER CILWIT，其布尔表达式，逻辑电路以及使用Half Adder的全加法器实现的方式实现半加法电路，其布尔方程，逻辑电路以及半加法器的设计。
12个回应
感人的 。我将此页面的链接列入我的加法视频的描述部分。
很好地解释了！必须阅读。值得阅读本节！
谢谢！！
不错的解释。
您能否检查表达式中的完整加法器的总和吗？谢谢！
s =a̅b̅cin + a bcbc̅在 + abcin方程不正确，
s = s = a a b cin + a bc bc in + abcin + ab c̅c phis in正确，只有这样，我们才能得到
s = cin（a̅b̅ + ab） + c̅在（a̅b + a b̅）中
我们在其他方法中使用01 11 10，我们使用bar b和b bar a和ab ab bar，因此易于定义并且易于理解
是的。总和不正确
谢谢，它帮助我完成了任务。
plzzz通过使用nand门来给我2s的iagr am，用于2 s。
它在我的学习中为vrey提供了帮助
谢谢
好的！这对我有帮助……..
非常感谢。您在此页面上的解释使我有了完美的理解。
好的 ？解释
但是清楚地得出了完整的加法表达