在本教程中，我们将了解ASIC的基本介绍，ASIC设计技术的不同类型，ASIC设计流程，应用程序等等。
大纲
简介
从广义上讲，专用集成电路或简称ASIC可以定义为为特定应用或最终用途定制的集成电路，而不是用于一般用途。asic的一些基本示例是用于解码光盘信息的DVD播放器中的IC或设计为锂离子电池充电控制器的IC。
asic与其他标准ic(如微处理器或内存)有很大的不同，因为这些设计用于广泛的应用。相比之下，ASIC只能在其专门设计运行的应用程序中使用。
由于asic的特定应用定制特性，与标准IC解决方案相比，它们通常具有更多功能，同时体积更小，功耗更低，散热更少。标准集成电路(如内存)和专用集成电路(ASIC)之间的另一个主要区别是，专用集成电路的设计者可以直接成为客户，他们可能对应用程序有更清晰的概念。
自20世纪80年代初以来，集成电路世界一直受到asic的高度影响。他们负责半导体产业的扩张，集成电路商业模式的变化，以及IC设计和设计工程师的显著增加。
asic还影响了半导体设计和制造的整个生态系统，如系统设计、制造和制造工艺、测试和包装以及CAD工具。
asic简史
asic的起源可以追溯到掩码ROM(只读存储器)开发之前的至少20次撕裂。在20世纪70年代早期，门阵列和标准单元的概念已经被引入，但在20世纪80年代，ASIC技术在全球IC市场上占据了突出的位置。
正是在这一时期，一些半导体制造商和供应商，特别是来自日本的，主导了ASIC市场，并被视为ASIC专家。
ASIC有哪些不同类型?
专用集成电路设计和技术的历史可以从各种专用集成电路设计风格的不断增长和演变中表现出来。从统计上讲，基于CMOS的门阵列风格的ASIC是主要类型，但还有其他几种类型的ASIC设计。
基本上，所有的asic都可以分为三种类型。它们是:
- 全定制专用集成电路
- 半定制asic
- 可编程集成电路
半定制专用集成电路又分为基于门阵列的设计和基于单元的设计。门阵列进一步分为通道阵列和无通道阵列，而基于单元的设计进一步分为标准单元和宏单元。
对于可编程ic，所有可编程逻辑器件，如PAL, PLA，基于EPROM的PLD (EPLD)，基于EEPROM的PLD (EEPLD)，以及现场可编程器件，如FPGA都属于这一类。
下图显示了不同类型的ASIC以及每种类型的子类别。
现在让我们简要地看看asic的一些重要类型。
全定制ASIC
在全定制ASIC中，所有的逻辑单元、电路和布局都是为特定的ASIC从头开始设计的。只有当设计人员认为现有的库不够快，逻辑单元不够小，或者功耗过高时，才可以选择全定制ASIC设计。
与其他IC设计相比，全定制asic的主要优势在于它以尽可能小的模具尺寸提供最高的性能。但是这种高性能和小尺寸的代价是增加设计时间，复杂的设计和集成电路本身的总体成本。
最常见的全定制asis有微处理器、内存、模拟处理器、模拟/数字通信设备、传感器、传感器、汽车用高压集成电路等。
下面是一个基于2输入NAND门的CMOS的示例设计，其中定义了每一层。
Semi-Custom ASIC
为了缩短全定制ASIC的设计时间和降低成本，已经开发了许多其他的设计方法，这些被称为半定制ASIC设计。通常，半定制设计中涉及的最低层次是逻辑级或门级。这与全定制工作相反，全定制工作可能涉及到单个晶体管的设计和布局。
如前所述，半自定义ASIS设计可以进一步分为门阵列和标准单元。让我们来看看这些类型。
门阵列专用集成电路
在基于门阵列的asic中，p型和n型晶体管被预先定义在硅片上作为阵列。根据客户的设计和从设计中获得的互连，硅供应商提供这些基晶圆。因此，基晶圆是特定于客户的，因为它是基于客户提供的栅极阵列晶体管之间的连接而设计的。
栅极阵列又分为两种类型，称为有通道栅极阵列和无通道栅极阵列。在通道门阵列中，逻辑单元之间的互连在逻辑单元行之间的预定义通道内执行。在无通道门阵列的情况下，连接是在逻辑单元顶部的上层金属层上进行的。
基于ASIC的标准单元
基于标准单元的ASIC使用预先设计的逻辑单元，如门、多路复用器、触发器、加器等。这些逻辑单元称为标准单元，已经设计并存储在库中。该库被导入到CAD工具中，设计可以使用库中的组件作为输入。
通常，基于标准单元的设计在芯片上被组织成一排排高度恒定的单元，就像一排砖一样。当与逻辑级组件结合时，标准的基于单元的设计可用于实现复杂的功能，如乘数器和内存阵列。
标准单元设计也可能包含更大更复杂的预先设计单元，如微控制器或微处理器。这些较大的细胞被称为巨细胞。
设计流程
到目前为止，您已经看到了ASIC的简要介绍和一些重要类型的ASIC。在本节中，让我们尝试简单地了解设计和开发专用集成电路所涉及的具体流程和程序。
下图显示了设计半定制ASIC的典型设计流程。基本上可以分为10个步骤。
- 设计输入:在该步骤中，使用硬件描述语言(HDL)(如VHDL或Verilog)或在Schematic条目的帮助下创建逻辑设计。
- 逻辑合成:一旦使用HDL或Schematic条目设计了逻辑，下一步就是提取逻辑单元及其互连的描述。此信息也称为网列表。
- 系统分区:下一步是在逻辑上将整个系统划分为ASIC大小的小块。
- Pre-layout仿真:在进入设计的实际物理布局之前，一个仿真工具检查电路是否正常工作。事实上，这个过程在每一步都要执行，因此如果发现任何错误，那么在这个阶段本身就很容易纠正它们。这一步之前的过程通常被认为是逻辑设计。之后的步骤与设计的实际物理布局有关。
- 平面布置图:物理设计的第一步是在芯片上排列电路的所有块。
- 位置:在此步骤中，将设置块中的逻辑单元格的位置。
- 路由:块和单元格的放置完成后，就可以创建单元格和单元格之间的连接了。
- 提取:下一步是确定之前互连的电阻和电容，因为它们决定了信号的延迟。此外，延迟也是在此阶段计算的。
- 布线后仿真:一旦物理设计完成，再对电路进行工作测试。在模拟过程中也考虑了先前计算的延迟。
- 设计规则检查(DRC):最后一步是验证整个电路的布局，检查是否符合设计规则规范。
应用程序
asic的应用领域非常广泛，因为它们基本上被用于任何对性能、定制和尺寸有需求的地方。下面提到了一些常见的应用程序类别。
- 传感器和换能器
- 汽车和航空电子元件
- 卫星、雷达及相关通信处理器
- 微处理器，存储器，微控制器
