二进制乘法器是用于数字系统中的组合逻辑电路，以执行两个二进制数的乘法。这些通常用于各种应用中，特别是在数字信号处理领域中以执行各种算法。
像计算机，手机，高速计算器和某些通用处理器等商业应用需要二进制乘法器。
与加法和减法相比，乘法是复杂的过程。在乘法过程中，将要乘以另一个数字的数字称为乘法，并且数量乘以称为乘法器。
大纲
二进制乘法
类似于十进制数的乘法，二进制乘法遵循相同的过程来产生两个二进制数的产品结果。二进制乘法，因为它只包含0s和1s的更容易。二进制乘法的四条基本规则是
0×0 = 0
0×1 = 0
1×0 = 0
1×1 = 1
可以通过使用两个常用方法，即部分产品添加和移位，以及使用并行乘法器来执行两个二进制数的乘法。
在讨论类型之前，让我们查看未签名的二进制数乘法过程。将两个4位二进制数视为1010和1011，并且其对这两个的乘法是给出的
从上述乘法中，为乘法器中的每个数字生成部分产品。然后添加所有这些部分产品以产生最终产品值。在部分产品乘法中，当乘法器比特零时，部分产品为零，当乘法器位为1时，产生的部分产品是多图标。
与十进制数字类似，在求和所有部分产品之前，每个连续的部分产品将相对于前一部分的一个位置移位。
因此，该乘法使用n移位并添加以乘以n位二进制数。实现以执行这种乘法的组合电路称为阵列乘法器或组合乘法器。
并行二进制倍增电路
让我们考虑两个无符号的2位二进制数字A和B来概括乘法过程。乘法物A等于A1A0，乘法器B等于B1B0。下图显示了两位二进制数的乘法过程。
该过程涉及乘以两位数和添加数字的数字。在将每位的乘法乘以多份子之后，生成部分产品，然后添加这些产品以产生表示二进制乘法值的总和。
该乘法由组合电路实现，使得使用乘积和栅极来执行乘法，而添加是通过使用半加加法器来执行的，如图所示。
第一部分产品由AND门获得，除了乘法结果的最低有效位。由于第二部分产品被移位到左位置，所以第一部分第二项和第二部分产品第一项被半加法添加并产生总和输出以及执行。
在下半加法器处添加此执行作为输入，如图所示。同样，它通过使用简单的电路配置产生两个二进制数的乘法结果。两个2位数结果的乘法是4位二进制数。
让我们考虑两个无符号的4位数乘法，其中多样性A，A等于A3A2 A1A0，乘法器B等于B3B2B1B0。部分产品是根据每个乘法器乘以多平面的乘法机而产生的。
每个部分产品由四个产品术语组成，并且这些产品相对于前一个部分产品转移到左侧，如图所示。添加所有这些部分产品以产生8位产品。
4×4二进制乘法的逻辑电路可以通过使用三个二进制完整的加法器和栅极来实现。
在上述操作中，通过将B0与A3A2 A1A0乘以B0来获得第一部分产品，通过将B1与A3A2 A1A0乘以3RD和第4部分产品来形成第二部分产品。因此，这些部分产品可以用和栅极实现，如图所示。
然后通过使用4位并联加法器来添加这些部分产品。具有携带（被认为为零）的三个最高层部分产品的三个最高级产品在第一个完整加法器中用第二部分术语添加。
然后将结果添加到具有执行的下一个部分产品，并且在最终部分产品上进行，最后它产生8位总和，表示两个二进制数的乘法值。
二进制乘法器使用换档方法
作为上述自动化方法，可以通过使用n位加法器，四个寄存器（A，B，C和Q）和换档和控制逻辑来实现手动乘法方法，如下图所示。
在此，4位乘法器存储在Q寄存器中，4位乘法物存储在寄存器B中，并且寄存器A最初清除为零。乘法过程开始检查B的最低有效位是否为0或1。
如果B0 = 1，则多按钮（B）中的数字以寄存器的最低有效位和C的所有比特（A和Q寄存器的所有位移位为右侧。
如果位B0 = 0，则组合的C和Q寄存器在右侧移动到右侧，而不执行任何添加。对于n位数字，重复该过程的n次。这种二进制乘法方法称为并行乘法器。
考虑下面的图，其中乘法器和乘法值表示为1011和1101，其分别加载到Q和寄存器中。最初，寄存器C为零，因此寄存器为零，零点是零，其存储随附。
由于B0 = 1，然后将B中的数字添加到A的比特并产生添加结果为1101，并且Q和寄存器将它们的值向右移动，因此第一周期期间的新值是0110和1101分别。
该过程必须重复四次以执行4位乘法。最终乘法结果将在A和Q寄存器中可用，如图10001111所示。
4×4无符号二进制乘法器需要两个，四位输入，并产生8位的输出。类似地，8×8乘法器接受两个8位输入，并产生16位的输出。
这些乘法器逻辑电路在具有各种引脚配置的集成电路上实现。
这些IC用于若干应用，特别是在用于计算机的各种微处理器中，控制设备，计算器，手机，数字信号处理器（DSP）等。
