异步计数器

计数器记住数据的数字组合。柜台在我们日常生活中的任何地方和每次都使用。示例是在清晨唤醒您的数字时钟警报。

有两种类型的计数器

  • 1)同步和
  • 2)异步。

异步计数器

异步计数器是那些从时钟信号中没有输出的计数器。由于异步计数器中的触发器提供不同的时钟信号,因此产生输出可能会延迟。

设计异步计数器所需的逻辑门数量非常小。因此,它们的设计很简单。异步计数器的另一个名称是“ Ripple Counters”。

波纹计数器中使用的触发器数量取决于计数器的状态(例如:mod 4,mod 2等)。计数器的输出状态的数量称为计数器的“模量”或“ mod”。计数器可以具有的最大状态是2N,其中n表示计数器中使用的触发器数量。

例如,如果我们有2个触发器,则计数器的最大输出数为4,即22.因此称为“ mod-4计数器”或“模量4计数器”。

不同类型的异步计数器

数字电子中有许多类型的异步计数器。他们是

  • 4位同步柜台
  • 4位同步柜台
  • 4位同步上 /下柜台

异步4位上方柜台

异步4位上方柜台

上图显示了带有D触发器的4位异步计数器。它能够计算从0到15的数字。所有触发器的时钟输入均级联,并将每个触发器的D输入(数据输入)连接到触发器的状态输出。

这意味着触发器将在时钟信号的每个活动边缘或正边缘处切换。时钟输入连接到第一个触发器。柜台中的其他触发器接收到以前触发器的Q输出的时钟信号输入。当时钟信号上的正边缘发生时,第一个触发器的输出将改变。

在异步4位上方计数器中,触发器以切换模式连接,因此,当将时钟输入连接到第一个触发器flop ff0时,则在一个时钟脉冲后的输出将变为20。

每个触发器的Q输出的上升边缘触发其下一个触发器的时钟输入。它触发下一个时钟频率到其应用输入的一半。每个单独的flop触发器(Q0,Q1,Q2,Q3)的Q输出代表4位上方计数器的计数,例如20(1)至23(8)。

下面解释了异步UP计数器的工作

让我们假设触发器的4个Q输出最初是0000。逻辑0意味着时钟脉冲切换的输出状态(从0到1变化)一个周期。

As the Q’ of FF0 is connected to the clock input of FF1, then the clock input of second flip flop will become 1. This makes the output of FF1 to be high (i.e. Q1 = 1), which indicates the value 20. In this way the next clock pulse will make the Q0 to become high again.

因此,现在Q0和Q1都很高,这会导致4位输出11002。现在,如果我们应用第四个时钟脉冲,它将将Q0和Q1置于低状态并切换FF2。因此,输出Q2将变为0010up。由于该电路是4位计数器,因此输出是二进制值的序列,从0、1、2、3….15即00002至11112(0到1510)。

柜台的定时图
异步计数器的定时图

例如,如果目前的计数= 3,则UP计数器将将下一个计数计算为4。
异步4位柜台

异步4位柜台

上图显示了4位异步下方计数器。这是对UP计数器的简单修改。4个下方计数器的数量将从15到0,向下计数。所有触发器的时钟输入均级联,并将每个flip拖失板的D输入(数据输入)连接到逻辑1。

这意味着触发器将在时钟信号的每个活动边缘(正边)处切换。时钟输入连接到第一个触发器。柜台中的其他触发器接收到以前触发器的Q输出的时钟信号输入,而不是Q的输出。

这里Q0,Q1,Q2,Q3代表4位下方计数器的计数。当时钟信号的正边缘发生时,第一个触发器的输出将改变。例如,如果目前的计数= 3,则UP计数器将将下一个计数计算为2。输入时钟将导致下一个触发器的输出(计数)变化。

下柜台的操作与UP计数器操作完全相反。在这里,输入处的每个时钟脉冲都会减少单个触发器的计数。因此,下柜台计数为15、14、13…0,即(0至1510)或11112至00002。

向上和向下的计数器均使用异步基于时钟信号设计,我们不会广泛使用它们,因为它们在高时钟速度下的不可靠性。

什么是时钟连冠?

驱动电路的单个时钟脉冲的时间延迟总和称为“时钟波纹”。下图说明了逻辑门将如何在每个触发器中产生传播延迟。

“时钟波纹” 逻辑门的传播延迟由蓝线表示。它们每个人都会增加下一个触发器的延迟,所有这些单独的触发器的总和称为电路的传播延迟。

随着所有触发器的输出在不同的时间间隔和时钟信号处的每个不同输入时都会发生变化,每次输出都会发生新值。例如,在时钟脉冲8处,输出应从11102(710)变为00012(810),在某些时间延迟400 ns(纳米秒)中。

对于8个以外的时钟脉冲,序列将改变。

尽管此问题阻止了电路用作可靠的计数器,但它仍然是简单有效的频率分隔线,高频振荡器在链中提供输入和每个触发器将频率除以两个。这都是关于时钟波纹的。

异步3位上/下柜台

通过总和柜台和下柜台的想法,我们可以设计异步的上 /下柜台。3位异步向上/向下计数器如下所示。

异步3位更新计数器

它可以根据时钟信号输入以两种方式计数,向下或向下计算。

计数

如果向上输入和向下输入分别为1和0,则第一个触发器之间的NAND门将转到第三个触发器之间的NAND门将将FF 0的非反反向输出传递到FF 1的时钟输入。传递到FF 2的时钟输入。因此,向上 /向下计数器执行计数。

下降

如果向下输入和向上输入分别为1和0,则第一个触发器之间的NAND门将传递到第三个触发器,将通过FF 0的倒输出输出到FF 1的时钟输入。同样,FF 1的Q输出将通过对于FF 2的时钟输入。因此,向上 /下计数器执行下计数。

上/下柜台比上柜台或下柜台慢,因为加法延迟将添加到NAND GATE网络中

优点

  • 异步计数器可以通过T触发器或D触发器轻松设计。
  • 这些也称为波纹计数器,并在低速电路中使用。
  • 它们被用作划分的分数,将输入除以n,其中n是整数。
  • 异步计数器也用作截短的计数器。这些可用于设计任何mod号码计数器,即什至mod(ex:mod 4)或奇数mod(ex:mod3)。

缺点

  • 有时,“重新同步”可能需要额外的触发器。
  • 为了计算截断计数器的序列(MOD不等于2N),我们需要其他反馈逻辑。
  • 在计算大量位时,异步计数器的传播延迟非常大。
  • 对于高时钟频率,由于传播延迟而可能发生计数错误。

异步计数器的应用

  • 异步计数器用作频率分隔线,用作n个计数器。
  • 这些用于低功率应用和低噪声排放。
  • 这些用于设计异步十年计数器。
  • 也用于Ring Counter和Johnson Counter。
  • 异步计数器用于模式n涟漪计数器。例如:mod 3,mod 4,mod 8,mod 14,mod 10等。

5个回应

发表评论

您的电子邮件地址不会被公开。必需的地方已做标记*

电子豪华粉丝
<\/i>","library":""}}" data-widget_type="nav-menu.default">
Baidu
map